# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 10-225105 (43)Date of publication of application: 21.08.1998

(51)Int.Cl. H02M 3/155

(21)Application number: 10-030011 (71)Applicant: TOYOTA AUTOM LOOM WORKS LTD

(22)Date of filing: 12.02.1998 (72)Inventor: TATEISHI TETSUO


(30)Priority

Priority number: 97 797990 Priority date: 12.02.1997 Priority country: US

## (54) DC-DC CONVERTER

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a DC-DC converter capable of maintaining high efficiency over a wide current range and a low ripple voltage in the full-load range. SOLUTION: A current which flows in an inductor L is adjusted and an output voltage is stabilized by controlling switching transistors Q1 and Q2. A differential amplifier 58 amplifies the difference between the output voltage VOUT and a reference voltage VREF to output it as a first feedback signal. A comparator 56 compares a second feedback signal, a substituted value of the current of the inductor with the first feedback signal. If the second feedback signal is larger than the first one, a filp-flop FF1 is reset and the switching transistor Q1 is turned off.



### (19)日本国特許庁 (JP)

H 0 2 M 3/155

## (12) 公開特許公報(A)

# (11)特許出願公開番号 特開平10-225105

(43)公開日 平成10年(1998)8月21日

(51) Int.Cl.<sup>6</sup>

機別記号

F I H O 2 M 3/155

н

審査請求 未請求 請求項の数25 OL (全 17 頁)

(21) 出職番号

特職平10-30011

(22)出版日

平成10年(1998) 2月12日

(32)優先日 (33)優先相主張国

1997年2月12日 米国 (US)

(31)優先権主張番号 08/797990

(71)出版人 000003218

株式会社豊田自動機機製作所 愛知県刈谷市豊田町2丁目1番地

(72)発明者 立石 哲夫

愛知果刈谷市豊田町2丁目1番地 株式会 社豊田自動機機製作所内


(74)代理人 弁理士 大管 義之

(54) 【発明の名称】 DC/DCコンパータ

## (57)【要約】

【課題】 幅広い電流範囲に渡って高効率を維持し、全 負荷範囲で低リップル電圧が維持されるDC/DCコン パータを提供する。

【解決手段】 スイッチングトランジスタQ1及びQ2 を制御することによりインダクタしを流れる電流を調整 し、出力電圧を安定させる、差如軸報器 58 は、出力電圧 Vot と参照電圧Vref との差を増幅して第1のフィードバック信号として出力する。コンパレータ5 6 は、 ムンダクタ電流の代用値である第2のフィードバック信号と第1のフィードバック信号と比較する。第2のフィードバック信号が第1のフィードバック信号よりも大きければ、フリップフロップドド1がリセットされ、スィッチングトランジスタQ1がターンオフされる。



【特許請求の範囲】

【請求項1】 負荷に接続される出力端子と、

エネルギーを蓄積するインダクタおよび上記出力端子に 接続されてその出力端子に保持すべき電圧を供給する出 カコンデンサを含む出力回路と、

1

上記インダクタに接続され、スイッチ制御信号に従って 入力電圧を上記インダクタへ供給するスイッチと、 上記インダクタに接続され、フリーホイール電流を流す

上記インタクタに接続され、フリーホイール電気を加り と共に、上記出力端子から上記インダクタを介して流れる逆電流を実質的に防ぐ整流回路と、

上記出力端子において上記保持すべき電圧が保たれるようにするための上記スイッチ制御信号を上記スイッチk 供給するスイッチ制御回路とから構成され、

そのスイッチング制御回路は、

上記出力端子へ供給される電圧を監視し、その出力端子 へ保持すべき電圧を供給するための目標インダクタ電流 に対応する第1のフィードバック信号を生成する第1の 回路と

上記インダクタから上記出力端子へのインダクタ電流を 監視し、そのインダクタ電流に対応する第2のフィード 20 バック信号を生成する第2の回路と、

第1、第2 まび第3 の納御信号をそれぞれ受信するための第1、第2 および第3 の入力端子を有し、上記第1 はよび第2 の制御信号が有効である時に上記スイッチを 閉じさせるための上記スイッチ・制御信号を、上記第3の 制御信号が有効である時に上記スイッチ・開かせるため の上記スイッチ・制御側号を出力する論理回路と、

上記論理回路の第1の入力端子に上記第1の制御信号を 供給するためのパルス生成回路と、

上記第2のフィードバック信号が上記第1のフィードバ 30 ック信号よりも大きい時に有効となる上記第3の制御信 号を上記論理回路の第3の入力端子に供給する第3の回 路と.

上記第1のフィードバック信号が予め設定された値より も大きい値の時に有効となる上記第2の制御信号を上記 論理回路の第2の入力へ供給する第4の回路で構成され るDC/DCコンバータ。

【請求項2】 上記スイッチ制御回路が、上記インダクタを介して流れるインダクタ電流を動的に調整するための上記第1のフィードバック信号をフィルタリングする40 ローバスフィルタをさらに備える請求項1に記載のDC/DCコンバータ。

【請求項3】 入力電圧よりも低い定電圧を出力する請求項1に記載のDC/DCコンパータ。

【請求項4】 前記スイッチが、上記インダクタの一端 と上記整流回路との接合部と入力電圧との間に接続さ れ、且つ上記インダクタの他端が上記出力端子に接続さ れる請求項3に記載のDC/DCコンバータ。

【請求項5】 上記整演回路が、接地と上記インダクタ トランスの第2の巻線との間に接続されるダイマとの間に設けられたダイオードである請求項4に記載の 50 ある請求項14に記載のDC/DCコンバータ。

DC/DCコンバータ。 【請求項6】 上記整流回路が、上記スイッチと上記イ ンダクタとの接合部と接地との間に設けられたスイッチ

ングトランジスタと、 上記インダクタ電流の極性を示す反転極性信号を生成す るために、上記第2のフィードバック信号または上記ス イッチングトランジスタに印刷される電圧のどちらか一 方とゼロクロス参照電圧とを比較するコンパレータと、

上記反転権性信号が上記インダクタ電流が上記出力端子 10 から上記インダクタへ向かう方向に流れていることを示 すときに、上記尺を通性信号が上記インダクタ電流が上記イ ンダクタから上記出力端子へ向かう方向に流れているこ とを示すときに、上記スイッチングトランジスタを上記 スイッチと遊位排に切り換えるゲートとから構成される

請求項4に記載のDC/DCコンバータ。

【請求項7】 上記論理回路が、上記第1および第2の 制御信号をそれぞれ第1および第2の人力編子で受信す るANDゲート、及びそのANDゲートの出力をセット 編子で受信し上記第3の制御信号をリセット編子で受信 するフリップフロップ回路から構成される語字項1に記

載のDC/DCコンパータ。 【請求項8】 上記パルス生成回路が発振器である請求 項1 に記載のDC/DCコンパータ。

【請求項9】 上記パルス生成回路が、上記第3の回路 からの第3の制御信号に従って上記論理回路の第1の入 力編子に入力される一定時間のデューティーサイクルバ ルスを生成するワンショット発生回路である請求項1に 記載のDC/DCコンバータ。

6 【請求項10】 入力電圧よりも高い定電圧を出力する 請求項1に記載のDC/DCコンバータ。

【請求項11】上記インダクタの一端が上記入力電圧 に接続され、上記インダクタの他端が上記整演回路に接 続され、上記スインチが上記整演回路と接地との間に設 けられる請求項10に記載のDC/DCコンバータ。 【請求項12】上記整演回路が、上記インダクタの一 端と上記スイッチとの接合都と上記出力端子との間に接 続されるダイオードである請求項11に記載のDC/D Cコンバータ。

6 【請求項13】 入力電圧よりも高いまたは低い定電圧 を選択的に出力する請求項1に記載のDC/DCコンパータ。

【請求項14】 上配インダクタが、上記入力電圧と上 記スイッチとの間に接続される第1の巻線なよび上記整 流回路と接触との間に接続される第2の巻線を有するト ランスである請求項13に記載のDC/DCコンバー か

【請求項15】 上記整流回路が、上記出力端子と上記 トランスの第2の巻線との間に接続されるダイオードで ある請求項14に記載のDC/DCコンバータ。

【請求項16】 負荷に接続される出力端子と、

エネルギーを蓄積するインダクタおよび上記出力端子に 接続されてその出力端子に保持すべき電圧を供給する出 カコンデンサを含む出力回路と、

上記インダクタに接続され、スイッチ制御信号に従って 入力電圧を上記インダクタへ供給するスイッチ手段と、 上記インダクタに接続され、フリーホイール電流を流す と共化、上記出力端子から上記インダクタを介して流れ る漫電途を実質的に防ぐ整接手段と、

上記出力端子において上記保持すべき電圧が保たれるよ 10 うにするための上記スイッチ制御信号を上記スイッチ手 段に供給するスイッチ制御手段とを有し、

上記スイッチ制御手段が、

上記出力端子へ供給される電圧を監視し、その出力端子 へ保持する考証圧を供給するための目標インダクタ電流 に対対さる第1 のフィードバック信号生成数 多手段 および上記第1 のフィードバック信号をは成る手段 および上記第1 のフィードバック信号に従って、上記ス イッチ手段のデューティーサイクルスイッチングを制御 するための上記スイッテ新学日をしての限期がルスを 上記スイッチ手段に供給すると共化、上記第1のフィー 20 ドバック信号が予め設定されている開鎖はよりも大きい値 を有するとをに、上記インタを介して流れる電流に 比例する量に従って上記イッチング手段のスイッチン グ周波数を変化させる駆動手段を含むDC/DCコンバークタ。

【請求項17】 上記駆動手段は、上記インダクタから 上記出力端子へのインダクタ電流を監視し、そのインダ クタ電流に対応する第2のフィードバック信号を生成す る手段と、

第1、第2 および第3の制御信号を受信し、上記第1 お 30 よび第2の制御信号が有効である時に上記スイッチを関 じさせるための上記スイッチ制御信号を、上記第3の制 御信号が有効である時に上記スイッチを開かせるための ト記スイッチ制御信号を出力するゲート手段と、

上記ゲート手段に上記第1の制御信号を供給するバルス 生成手段と、

上記第2のフィードバック信号が上記第1のフィードバック信号よりも大きい時に有効となる上記第3の制御信号を上記ゲート手段に供給する手段と、

上記第1のフィードバック信号が予め設定された値より 40 も大きい値の時に有効となる上記第2の制御信号を上記 ゲート手段へ供給する手段とを有する請求項16 に記載 の同C/DCコンバータ。

【請求項18】 負荷に接続される出力端子と、エネル ギーを蓄積するインダクタおよび上記出力端子に接続さ れてその出力端子に保持すべき電圧を供給する出力コン デンサを含む出力回路と、上記インダクタに接続されス イッチ制御信号に従って入力電圧を上記インダクタへ供 給するスイッチ手段と、上記インダクタに接続されフリ ーホィール電流を流すと狭た上記出力端子から上記イン 50

ダクタを介して流れる逆電池を実質的に防ぐ整流手段と を備えた電圧レギュレータを制御する方法であって、 (a) 上記出力端子の電圧をモニタし、その出力端子へ保 持すべき電圧を供給するための目構インダクタ電流に対 応する第1のフィードバック信号を生成するステップ

(b) 上記第1のフィードバック信号に従って、上記スイッチ手段のデューティーサイクルスイッチングを制御するための駆動バルスを発生するステップと、

(c) 上記第1のフィードバック信号が予め設定されてい る関値よりも大きい値を有するときに、上記駆動バルス を有効とし、上記スイッチに供給するステップと、を有 するDC/DCコンバータの制御方法。

【請求項19】 (d) 上記インダクタを介して流れるインダクタ電流を動的に調整するための上記簿10フィードバック信号をローバスフィルタリングするステップを更に有する請求項18 に記載のDC/DCコンバータの動物方法。

【請求項20】 上記ステップ(b) は、発振器から上記 スイッチング手段〜駆動バルスを供給するステップであ る請求項18 に記載のDC/DCコンバータの制御方 法.

【請求項21】 上記ステップ(c) は、上記第1のフィードバック信号が上記陶値よりも小さいときに、上記スイッチング手段への駆動バルスを阻止するステップである請求項18に記載のDC/DCコンバータの制御方法.

【請求項22】 上記ステップ(b) は、上記スイッチン グ手段へ一定時間デューティーサイクルバルスを供給す るステップである請求項18 に記載のDC/DCコンバ ケの制御方法。

【請求項23】 上記ステップ(c) は、上記第1のフィードバック信号が上記隔値よりも小さいときに、上記一定時間デューティーサイクルバルスが上記スイップである請求項20に記載のDC/DCコンバータの制御方法。

【請求項24】 エネルギーを蓄積するインダクタと、そのインダクタに接続されて保持すべき電圧を出力端子 低供給する出力コンデンサと、上記インダクタに接続さ れスイッチ制御信号に従って入力電圧をそのインダクタ 、供給するスイッチとを含む日C/DCコンバータに上 記スイッチ制御信号を供給する制御回路であって、 し力電圧に基づいて目標電波と設定する設定手段と、

上記インダクタを介して流れる電流を検出する電流検出 手段と、 上記スイッチを駆動させるための第1の制御信号を生成

する第1の回路と、 上記出力電圧が予め設定された電圧値よりも低いときに 有効となる第2の制御信号を生成する第2の回路と、

よりも大きいときに有効となる第3の制御信号を生成す る第3の回路と、

上記スイッチ制御信号として、上記第1および第2の制 御信号が有効である時に上記スイッチをオン状態にする ための信号を、上記第3の制御信号が有効である時に上 記スイッチをオフ状態にするための信号を出力する論理 手段と、

### を有する制御回路。

【請求項25】 上記設定手段が、検出した出力電圧に 比例する電圧値と予め決められている参照電圧値との差 10 を増幅するアンプを含む構成であって、

そのアンプの出力をフィルタリングするローバスフィル タをさらに有する請求項24に記載の制御回路。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、DC/DCコンバ ータまたは電圧レギュレータに係わり、特に、電流に基 づいて入力電圧を選択的に出力側に供給するスイッチを 有するDC/DCコンバータまたはスイッチング電圧レ ギュレータに係わる。

#### 100021

【従来の技術】DC/DCコンバータは、入力DC電圧 を、接続される負荷がそのアプリケーションに応じて要 求する一定の出力DC電圧に変換する装置である。本発 明に直接に係わるDC/Cコンバータは、入力DC電圧 を出力DC電圧に変換するためのスイッチング電圧レギ ュレータを備えるタイプである。スイッチング電圧レギ ュレータは、負荷に直列または並列に接続されるスイッ チ (たとえば、バワーMOSFET等) を備える。負荷 に与えられる電圧は、入力DC電圧と出力DC電圧との 30 差に基づいてスイッチに与えられるデューティーサイク ルを変化させる制御回路を用いて、そのスイッチのオン 時間およびオフ時間(または、それらの比率)を制御す ることにより一定にされる。また、スイッチング電圧レ ギュレータは、スイッチされた電流パルスを安定した負 荷電流に変換するための誘導エネルギー蓄積要素を備え ている。

【0003】 スイッチのデューティーサイクルは、パル ス列の周波数を固定しながら各パルスのオン時間又はオ フ時間を変化させる固定周波数手法、或いは、各パルス 40 のオン時間又はオフ時間を固定しながらパルス列の周波 数を変化させる可変周波数手法を用いて変化させること ができる。いずれの手法においても、スイッチのオン時 間を増加させることにより出力電圧は上昇し、スイッチ のオン時間を減少させることにより出力電圧は下降す る。なお、一定の出力電圧が維持されるようにスイッチ のオン時間を変化させるために、一般に、フィードバッ ク回路が使用される。本発明は、上述した2つの手法の いずれにも適用可能である。

ビュータ、ノート型コンピュータ、あるいは他の携帯電 子機器のようなバッテリ駆動型のデバイスに使用される 時、電圧レギュレータの効率は、バッテリ寿命を伸ばす ための重要な要因である。一般的に、効率は負荷に流れ る出力電流の関数であり、また、スイッチング電圧レギ ュレータの動作に伴う損失は全エネルギー損失に対して 大きな割合を占めるので、電圧レギュレータの効率は、 出力電流が小さいとき、或いは負荷が軽いときに悪化す

【0005】軽負荷状態において電圧レギュレータの効 率を改善するための技術は、従来より数多く提案されて いる。例えば、特開平4-42771号 (平成2年6月 6日出願) には、軽負荷時のスイッチング損失を減らす ために、軽負荷状態においてはデューティーサイクルの 制御回路(PWM制御回路)を間欠的に駆動するDC/ DCコンバータが開示されている。 このDC/DCコン バータには予め決められた上限電圧関値および下限電圧 関値が設定されており、出力電力が所定の関値(下限側 の電力関値) よりも小さいときには、出力電圧がその設 20 定された下限電圧関値を上まわっている期間にスイッチ 制御回路をオフ状態にする。ととで、出力コンデンサが 下限電圧開値よりも低い電圧レベルにまで放電される と、スイッチ制御回路は再び起動され、出力電圧が上限 電圧閾値を超えるまで通常のデューティーサイクルスイ ッチングを行う。その後、スイッチ制御回路は、出力電 圧が上述した下限電圧関値より低くなるまで非動作状態 とされる。このことにより、出力電圧は、上限電圧閾値 および下限電圧閾値によって定義される範囲内に維持さ れる。なお、上記動作は、負荷への出力電力が上述した 所定の閾値よりも小さい期間に繰り返し行われる。ただ し、出力電力が上述した所定の関値をいったん超える と、通常のデューティーサイクルスイッチング動作が再 開される。このような構成とすることにより、軽負荷時 におけるスイッチング損失が少なくなるので、電圧レギ ュレータの効率は改善される。 [0006] 図7は、特開平6-303766号(米国

特許番号:5481178号) に開示されている降圧型 の電圧レギュレータの回路図である。この電圧レギュレ ータは、入力DC電圧端子Vinと接地との間に接続さ れ、互いに同期してスイッチされる1組のMOSFET

(Q1およびQ2) により特徴付けられる。

【0007】スイッチングMOSFET(Q1およびQ 2) は、それぞれ駆動素子12および14によりブッシ ュ・ブル構成で駆動され、出力電力は、インダクタしを 介して出力DC端子に与えられる。スイッチング制御回 路は、コンパレータ16および18、一定オフ時間ワン ショット発生器20、インバータ22、および論理回路 NAND1、AND1から構成される。さらに、低平均 電流レベル時における効率を改善するために、定電流源

【0004】DC/DCコンパータがラップトップコン 50 llおよびヒステリシスコンパレータ24が設けられて

いる。

【0008】定電流源【1およびヒステリシスコンパレ ータ24は、スイッチングMOSFET (Q1とQ2) により構成されるプッシュブルスイッチを、両スイッチ ングMOSFET (Q1とQ2) が同時にオフ状態とな るモード、いわゆる「スリーブ」モードにさせることが できる。「スリープ」モードは、フィードバック電圧V FBが参照電圧V ref よりも大きいとき、すなわち、出力 DC電圧Vout が所定の保持すべき電圧値(調整により 保持すべき出力電圧値)を超え、その出力が出力コンデ 10 ターンオフする。上記制御により、デューティーサイク ンサCout によりその電圧値に実質的に維持されている ときに開始される。平均出力電流が低い時には、定電流 源11により意図的に過電圧状態が作られる。 スリープ モードにおいては、スイッチングMOSFET (Q1と Q2) と同様に、他の回路要素を非動作状態としてもよ い。なお、フィードバック電圧VFBが参照Vref より小 さくなったことがコンパレータ24により検出される と、電圧レギュレータ10はスリープモードから復帰 し、出力コンデンサCout が過充電状態となることによ

7

[0009]図8は、本発明の出願人が平成7年4月1 0日に出願した特願平7-83961号(米国特許出願 番号:08/629573) に記載した従来技術として の電圧レギュレータと基本的に同等な回路の回路図であ

ティーサイクルスイッチングが行われる。

【0010】電圧レギュレータ30は、1組のスイッチ ングトランジスタを同時にオフ状態にすることによって 「スリープ」状態を生成する代わりに、軽負荷状態が検 出されたときにその負荷に従ってスイッチングトランジ 30 すのことが望まれている。 スタのスイッチングレートを減らす動作モードである 「軽負荷モード」を導入することにより、動作効率を改 差している。電圧レギュレータ30は、図示してあるよ うに、同期スイッチングトランジスタ32および34、 出力DC電圧を抵抗R1および抵抗R2を用いて分圧し た値(電圧V1、即ち、抵抗R2による降下電圧)と参 照電圧V ref とを比較するコンパレータ36、スイッチ ング制御回路38、およびフィードバックコンパレータ 40、42を備える。なお、スイッチングトランジスタ 34をダイオードで置き換えることも可能である。

[0011]上記構成において、インダクタ電流 ILが フィードバックコンパレータ40に設定されている関値 より大きい旨が検出されると、フィードバックコンパレ 〜タ40は、出力電流が高いことを示す信号を出力す る。一方、インダクタ電流 I Lがフィードバックコンパ レータ42に設定されている関値よりも小さい旨が検出 されると、フィードバックコンパレータ42は、出力電 流が低いことを示す信号を出力する。なお、フィードバ ックコンパレータ42に設定されている閾値は、フィー ドバックコンパレータ40に設定されている関値よりも 50 実質的に防ぐ上記インダクタに接続される整流手段と、

小さい。

【0012】コンバレータ36は、出力電圧Vout に対 応するバラメータである抵抗R2による降下電圧を監視 し、フィードバックコンパレータ40又は42の出力信 **号とは別の制御信号をスイッチ制御回路38へ供給す** る。スイッチ制御回路38は、コンバレータ36から制 御信号を受信した時にスイッチングトランジスタ32を ターンオンし、フィードバックコンバレータ40から制 御信号を受信した時にそのスイッチングトランジスタを ルのタイミングは、インダクタ電流ILのチャージの比 率に従って調整され、結果的に負荷に応じて調整される ことになる。

[0013]

[発明が解決しようとする課題] しかしながら、図7に 示した従来の電圧レギュレータは、インダクタLに供給 する電流として出力DC電圧を保持すべき所定値に維持 するために必要な電流よりも大きな電流が要求されるの で、全体として望ましくない。また、上述のようにして 出力コンデンサCout をオーバードライブすると、リッ って再び「スリープ」モードに入るまで、通常のデュー 20 ブル電圧が増加する。高効率の電圧レギュレータは、出 力電力が小さいときにリップル電圧を最小化することが 望まれる。

【0014】また、全負荷電流範囲に渡ってデューティ 信号がより正確に制御されるような電圧レギュレータの 登場が望まれている。たとえば、負荷状態を決定するの に同一の信号が使われること、および、従来技術として 示した図7の電圧レギュレータのようなオフセットエラ **一が発生しなくなるようにスイッチングの周波数を減ら** 

【0015】さらに、入力DC電圧と出力DC電圧がほ ぼ同じになる場合におけるリップル電圧を更に減らすこ とで、図8に示した電圧レギュレータの欠点を克服でき る技術を提供することも望まれる。

[0016]本発明の課題は、上記の要望に答えるよう に設計された電圧レギュレータを提供することであり、 **負荷が要求する電流が小さいときであっても、高い効率** を維持し、且つ出力のリップルを小さくしたDC/DC コンバータまたは電圧レギュレータを提供することであ 40 る。

[0017]

【課題を解決するための手段】本発明のDC/DCコン バータは、負荷に接続される出力端子と、エネルギーを **巻精するインダクタおよび上記出力端子に接続されてそ** の出力端子に保持すべき電圧を供給する出力コンデンサ を含む出力回路と、スイッチ制御信号に従って入力電圧 を上記インダクタへ供給する上記インダクタに接続され るスイッチ手段と、フリーホイール電流を流すと共に上 記出力端子から上記インダクタを介して流れる逆電流を

10

上記出力端子において上記保持すべき電圧が保たれるよ うにするための上記スイッチ制御信号を上記スイッチ手 段に供給するスイッチ制御手段とを有し、上記スイッチ 制御手段が、上記出力端子へ供給される電圧を監視しそ の出力端子へ保持すべき電圧を供給するための目標イン ダクタ電流に対応する第1のフィードバック信号を生成 する手段、および上記第1のフィードバック信号に従っ て上記スイッチ手段のデューティーサイクルスイッチン グを制御するための上記スイッチ制御信号としての駆動 フィードバック信号が予め設定されている閾値よりも大 きい値を有するときに上記インダクタを介して流れる電 流に従って上記スイッチング手段のスイッチング周波数 を変化させる駆動手段を含む構成である。

[0018] 上記駆動手段は、たとえば、上記インダク タから上記出力端子へのインダクタ電流を監視してその インダクタ電流に対応する第2のフィードバック信号を 生成する手段と、第1、第2 および第3の制御信号を受 信し上記第1 および第2の制御信号が有効である時に上 出力すると共に上記第3の制御信号が有効である時に上 記スイッチを開かせるための上記スイッチ制御信号を出 力するゲート手段と、上記ゲート手段に上記第1の制御 信号を供給するパルス生成手段と、上記第2のフィード バック信号が上記第1のフィードバック信号よりも大き い時に有効となる上記第3の制御信号を上記ゲート手段 に供給する手段と、上記第1のフィードバック信号が予 め設定された軽負荷の指標である所定値よりも大きい値 の時に有効となる上記第2の制御信号を上記ゲート手段 へ供給する手段とを含む構成とする。

【0019】上記構成において、スイッチ手段は、第1 および第2の制御信号が共に有効である時にターンオン される。第1の制御信号は、たとえば、予め決められた 時定数を持ち、第2の制御信号は、負荷の状態に応じた 時定数を持つ。したがって、スイッチ手段のスイッチン グ周波数は、負荷電流に基づいて変化する。

【0020】第1のフィードバック信号は、デューティ ーサイクルの制御と軽負荷状態の決定のために使用され るので、その決定に電流および電圧のオフセットによる 誤差は関与しない。また、軽負荷の関値が、より正確に 40 設定される。

【0021】パルス発生手段からの第1の制御信号は、 出力電圧を保持すべき値に維持するために設定される目 標ビーク電流が変化して通常負荷に対応する値を超える ようになったときにのみスイッチ手段を駆動する駆動手 段に与えられる。すなわち、負荷がより軽くなると、ス イッチ手段をターンオンさせるタイミングは、第1の制 御信号ではなく第2の制御信号により決定される。 【0022】本発明のDC/DCコンバータは、少なく

とも、入力電圧よりも低いDC電圧を出力する降圧型、

入力電圧よりも高いDC電圧を出力する昇圧型、出力電 日を入力電圧よりも高くするか低くするかを選択可能と したバック・ブースト型の電圧レギュレータに適用され る。整流手段は、本発明が適用される構成によって異な る。例えば、降圧型の好適例としては、スイッチ手段を 入力端子と整流手段との間に設ける構成において、イン ダクタの一端を整流手段およびスイッチ手段に接続し、 インダクタの他端を出力端子に接続する。この場合、整 流手段は、(a)インダクタと接地との間に設けられるダ バルスを上記スイッチ手段に供給すると共に上記第1の 10 イオードからなる非同期整流器、又は、(b) スイッチ手 段とインダクタとの接合部と接地との間に設けられたス イッチングトランジスタと、インダクタ電流の極性を示 す反転極性信号を生成するために第2のフィードバック 信号または上記スイッチングトランジスタに印加される 電圧のどちらか一方とゼロクロス参照電圧とを比較する コンパレータと、上記反転極性信号が上記インダクタ電 流が出力端子からインダクタへ向かう方向に流れている ことを示すときに上記スイッチングトランジスタを非動 作状態にし、上記反転極性信号が上記インダクタ電流が 記スイッチを閉じさせるための上記スイッチ制御信号を 20 インダクタから出力端子へ向かう方向に流れていること を示すときに上記スイッチングトランジスタをスイッチ 手段と逆位相に切り換えるゲートとから構成される同期 整流器により実現できる。 [0023] インダクタ電流を動的に調整するための第

> ルタは、入力電圧Vinと出力電圧Vout との差が大きい ときに、出力コンデンサの等価直列抵抗などによって発 生するリップル電圧が速く変化するような状態におい 30 て、インダクタへのエネルギー蓄積が過少になることを 防ぎ、それにより、さらに効率が改善される。また、入 力電圧Vinと出力電圧Vout との差が小さいときには、 出力コンデンサへのエネルギー蓄積が過大になることを 防ぎ、リップル電圧が改善される。いずれの場合におい ても、このローパスフィルタは、好ましい周波数と効率 を維持するための最小ビークインダクタ電流を動的に設 定する作用を有し、高効率と低リップル電圧を保証す

1のフィードバック信号をフィルタリングするローパス

フィルタを設けるようにしてもよい。 このローパスフィ

【0024】上記ゲート手段は、上記第1および第2の 制御信号をそれぞれ第1および第2の入力端子で受信す るANDゲート、及びそのANDゲートの出力をセット 端子で受信し上記第3の制御信号をリセット端子で受信 するフリップフロップ回路から構成されるようにして実 現してもよい。

る.

【0025】固定周波数スイッチング方法を導入する場 合には、バルス発生手段は、例えば発振器により実現す る。との場合、第1の制御信号として発振器から出力さ れるスイッチングバルスは、第2の制御信号が無効状態 のときにはスキップされる。一方、可変周波数スイッチ 50 ング方法を導入する場合には、パルス発生手段は、例え

11

ば一定オフ時間バルスを生成するワンショット発生器に より実現する。この場合、ワンショット発生器は、第3 の制御信号に応じて、上記フリップフロップのセット端 子へ一定オフ時間バルスを供給する。

【0026】 このように、本発明によれば、上述した従 来技術における課題を解決し、電流モードのスイッチン グレギュレータ回路において、動作モードを変更するこ となく、広い電流範囲に渡って高い効率を維持するDC /DCコンバータを提供できる。また、上記構成によれ チング周波数を調整することにより、全負荷領域に渡っ て低リップル電圧が維持され、また、高い効率で良好な 電圧調整が行われる。とのため、複数の動作状態を定義 する必要はない。

【0027】なお、本発明の適用範囲は、少なくとも、 DC/DCコンバータを制御する方法、およびスイッチ 手段を制御するためのスイッチ制御信号を生成する回路 にも及ぶ。

[0028]

【発明の実施の形態】本発明の実施形態について、図1 20 ~図6を参照しながら説明する。なお、これらの図面お よびその記述は、あくまでも説明のためのものであり、 本発明を限定するものではない。

[0029]図1は、本発明の一実施形態のDC/DC コンパータのブロック図である。DC/DCコンバータ 50は、図示してあるように、入力電圧Vinをインダク タレへ週択的に供給するためのスイッチ52を含む。ス イッチ52は、好ましくは、N-MOSトランジスタま たはP-MOSトランジスタであり、本発明の技術によ 受信する。ダイオードDlは、当業者に良く知られてい るように、整流回路として機能し、スイッチ52がオフ 状態のときには、インダクタ電流をフリーホイールさせ るとともに、インダクタ電流が接地に流れるのを妨げ る。スイッチ52がオン状態のときは、インダクタLを 流れる電流はセンス抵抗Rs を通過して出力端子Vout へ渡され、負荷に供給される。出力コンデンサCout

は、一般的な方法でインダクタしから供給された電力を 蓄積し、インダクタしからの駆動電流 I L が無いときに 自荷を駆動する(負荷の電流を供給する)。

【0030】なお、図1に示す構成は、当業者に良く知 られているように、非同期型DC/DCコンバータであ るが、本発明は、図2および図3に示すような同期型D C/DCコンバータにおいても実施することができる。 [0031]本発明の電圧レギュレータ回路では、2つ のフィードバック経路が設けられている。第1のフィー ドバック経路では、出力電圧を所定の値に保持するため の目標最大インダクタ電流を示す第1のフィードバック 信号Vcnt1が使用される。この第1のフィードバック信 号V cntiは、分圧抵抗R1およびR2から構成される分 50 タ電流ILが「V cnt1/Rs」にまで上昇すると、コン

F 器により出力電圧を分圧した値である電圧 V FBと、参 昭電圧V ref とを差動増幅器58を用いて比較すること により生成される。参照電圧V ref の値は、例えば、入 カ電圧が5~25Vであり、出力電圧が1.3~3.6 Vの降圧型の電圧レギュレータにおいては、1.2V程 度である。

[0032]第2のフィードバック経路では、センス抵 抗Rs (=第2のフィードバック電圧信号Vs / インダ クタ電流 I L ) の両端電圧である第2のフィードバック ば、動作状態を切り換えることなく負荷に従ってスイッ 10 電圧信号Vs が検出され、コンパレータ56により、こ の第2のフィードバック電圧信号Vs と第1のフィード バック信号Vcnt1とが比較される。コンパレータ56 は、第2のフィードバック電圧信号Vs が第1のフィー ドバック電圧信号V cntiよりも大きいときに、RSフリ ップフロップFF1をリセットすることによりスイッチ 52を開く (ターンオフ) するためのリセット信号を生 成する。好ましい実施形態としては、RSフリップフロ ップFF1は、セット入力信号よりもリセット入力信号 に優先権を与える。

【0033】コンパレータ60は、第1のフィードバッ ク信号Vcnt1と軽負荷参照電圧VLLとを比較し、負荷状 態によって決まる時定数を表す信号を出力する。動作 中、第1のフィードバック信号V cnt1が軽負荷参照電圧 VLLよりも下がると、コンパレータ80は「L」レベル 信号を出力する。アンド回路AND1は、RSフリップ フロップFF1のセット端子にセットパルスを与えるた めに、コンパレータ60の出力およびセットパルス発生 器62により生成されるセット信号が共に「H」レベル となるのを待つ。ここで、第1のフィードバック信号V り生成される駆動信号を駆動バッファ素子54を介して 30 cnt1が軽負荷参照電圧VLLよりも下がることによって、 コンパレータ60の出力が「L」レベルになると、セッ トパルス発生器62の出力は、アンド回路AND1を通 過することができない。この結果、RSフリップフロッ プFF1のQ出力は、通常状態と比べて低い頻度でセッ トされることになる。 【0034】図1の電圧レギュレータ50が通常動作を

している期間に、第1のフィードバック信号V cntiが軽 負荷参照電圧V LI以上であるとコンパレータ60 により 判断されたときには、コンパレータ60の出力は、

40 「H」レベルに維持され、この結果、アンド回路AND 1は、セットパルス発生器62により所定のタイミング 毎に生成されるセットバルスをRSフリップフロップF F1のセット端子へ出力することになる。スイッチ52 は、セットパルス発生器62から受信したセットパルス に従ってターンオンされる。 このようにしてRSフリッ プフロップFF 1 がセットされてスイッチ5 2 がオン状 態になると、インダクタLは入力端子Vinに接続され、 その結果、インダクタレを介して流れる電流は直線的に 増加 (ランプアップ) していく。そして、このインダク

13 バレータ56は、RSフリップフロップFF1をリセッ トするために「H」レベルを出力し、このことにより、 スイッチ52がターンオフされる。との結果、ダイオー

ドD1を通してフリーホイーリング電流が流れ、インダ クタ電流 | しか減少し始める。その後、セットパルス発 生器62から「H」レベルのセットバルスを受信する と、RSフリップフロップFF1は再びセットされてス イッチ52はオン状態になる。上記処理は、通常処理中 は繰り返される。

[0035]もし、電圧レギュレータ50により駆動さ 10 る。 れるデバイスが非動作になる時のように、負荷電流が減 少する等して出力電圧が上昇した時には、フィードバッ ク電圧VFBも上昇し、これにより、差動増幅器58の出 力は減少し、さらに、第1のフィードバック信号Vcnt1 のレベルも低下する。 このようにして第1のフィードバ ック信号 V cnt1のレベルが低下すると、結果としてコン パレータ56において第2のフィードバック電圧信号V s と比較される目標最大インダクタ電流が減少すること になるので、とれにより、コンパレータ56からリセッ 接続させる時間が短くなる。

【0038】一方、電圧レギュレータ50により駆動さ れるデバイスが再起動された時のように、負荷電流が増 加する等して出力電圧が低下する時には、フィードバッ ク電圧VFBは減少し、これにより、差動増幅器58の出 力は上昇し、さらに、第1のフィードバック信号Vcnt1 のレベルも上昇する。 このようにして第1のフィードバ ック信号 V cnt1のレベルが上昇すると、結果としてコン パレータ56において第2のフィードバック電圧信号V s と比較される目標最大インダクタ電流が上昇すること 30 になるので、とれにより、コンパレータ56からリセッ ト信号を受信するまでにインダクタLを入力端子Vinに 接続させる時間が長くなる。本実施形態の電圧レギュレ ータでは、上述の処理を繰り返すことにより、出力電圧 は実質的に一定に維持される。

【0037】ところが、負荷電流がさらに減少すると、 第1のフィードバック信号Vcnt1は軽負荷参照電圧VLL よりも小さくなり、コンパレータ60の出力は、「H」 から「L」に変わり、アン F回路AND1は「L」レベ ル信号を出力する。このような軽負荷状態では、出力コ 40 ンデンサCout から負荷へ流れ出す電流が1つのインダ クタ電流バルスにより流れる電流よりも十分に小さいた め、第1のフィードバック信号 V ont1は、セットパルス 発生器62により生成される以降のセット信号の後にお いても軽負荷参照電圧VLLよりも小さいままである。従 って、コンパレータ60の出力は「L」レベルに維持さ れ、RSフリップフロップFF1はセットされないまま となる。そして、出力電圧がゆっくりと減少して第1の フィードバック信号 V cnt1が軽負荷参照電圧 V LLよりも 高くなると、コンパレータ60は「H」レベル信号を出 50 とによって発生するコンパレータ56の出力の立上りエ

力し、このことにより、セットパルス発生器62が生成 **するセットパルスによりRSフリップフロップFF1は** セットされる。

【0038】との処理では、スイッチ52のスイッチン グ周波数が低くなり、軽負荷状態においても高い効率が 得られる。また、との処理サイクルは、負荷が軽い限り は繰り返される。さらに、この処理は、負荷が軽い時の スイッチの処理周波数を低くし、これにより、パワーM OSFETのスイッチングロスおよび駆動ロスを抑制す

【0039】図2は、本発明の第1の実施例に係わる固 定周波数型の降圧DC/DCコンバータの回路図であ る。図2に示す構成では、セットバルス発生器62は内 部発振器62′として実現され、スイッチ52はスイッ チングトランジスタQ1である。また、図1の整流ダイ オードD1は、その電力変換効率を改善するために同期 整流回路に置き換えられる。この同期整流回路の一部と して、図2に示すように、整流トランジスタQ2および ショットキーダイオードD2が互いに並列に設けられて ト信号を受信するまでにインダクタLを入力端子VinK 20 いる。整流トランジスタQ2は、図1のフリーホイーリ ングダイオードD1の機能を正確にトレースするよう に、スイッチングトランジスタQ1の逆相で制御され る。すなわち、スイッチングトランジスタQ1がオフ状 態(RSフリップフロップFF1がリセット状態)の時 には、整流トランジスタQ2がオン状態となり、 インダ クタ電流 I L は、その整流トランジスタQ2を介して流 hs.

【0040】インダクタ電流が出力端子に向かう方向に 流れるときには、その電流に対応する電圧(Vs = Rs · I L ) とゼロクロス電圧 (ゼロ、または所定のオフセ ット電圧Vzc) とを比較するヒステリシスコンパレータ 74の出力が「H」となり、RSフリップフロップFF 1の反転Q端子から出力される駆動信号は、アンド回路 AND2を通過して整流トランジスタQ2を駆動する駆 動バッファ72へ入力される。一方、インダクタ電流Ⅰ **L** が出力端子側からスイッチングトランジスタへ向かう 方向に流れる時には、ヒステリシスコンパレータ74の 出力は「L」になり、RSフリップフロップFF1の反 転Q端子から出力されて整流トランジスタQ2を駆動す るために駆動バッファ72へ入力される駆動信号は、ア ンド同路AND2により妨げられる。との動作は、出力 コンデンサCout から引き出される逆電流を妨げてとに なり、更に効率が改善される。

【0041】図3は、本発明の第2の実施例に係わる可 変周波数型の降圧DC/DCコンバータの回路図であ る。第2の実施例の構成では、セットバルス発生器62 は、ワンショット発生器62"として実現される。ワン ショット発生器62゜は、コンパレータ56の出力に応 答して(例えば、インダクタ電流が目標電流を越えるこ

15 ッジを検出することに応答して)予め決められたパルス 幅のパルスを出力する。このパルスは、一定オフ時間パ ルス信号として、アンド回路AND1を介してRSフリ ップフロップFF1のセット端子へ供給される。

[0042] すなわち、コンパレータ56の出力が 「L」から「H」に変化すると、RSフリップフロップ FF1がリセットされてスイッチングトランジスタQ1 がターンオフされる。このとき、ワンショット発生器6 2" は一定オフ時間バルス信号を出力するので、RSフ リップフロップFF1のセット端子には「L」が入力さ 10 out との差が大きいときは、第1のフィードバック信号 れている。続いて、所定の時間が経過してワンショット 発生器62"の出力パルスが終了すると、RSフリップ フロップFF1のセット端子に「H」が入力されること になり、スイッチングトランジスタQ1がターンオンさ れる。ただし、RSフリップフロップFF1がセット入 力よりもリセット入力を優先する場合には、ワンショッ ト発生器62"の出力パルスが終了した後であっても、 コンパレータ56の出力が「H」であれば、RSフリッ プフロップFF1はリセット状態を維持し、スイッチン グトランジスタQ1もオフ状態のままである。

【0043】上記構成では、発振器が使用されず、ま た、スイッチング周波数もコンパレータ56からの信号 のオン状態の継続する長さで変化するため、可変周波数 制御が実現されることになる。この可変周波数制御で は、一般に、発振器による電力消費が不要となるので、 電力効率がより改善される。なお、図3の実施例では、 同期整流構成を採用しているが、図1に示すような非同 期型の整流回路にも適用可能である。

【0044】図1~図3に示す本発明の電圧レギュレー タでは、図7および図8を参照しながら記述した従来技 30 術の構成と比較した場合、インダクタ電流 1 L を予め設 定した所定の値にまで上昇させることを必要としない。 上述した従来技術の構成においては、入力電圧Vinと出 力電圧Vout との間の差が小さい場合の出力コンデンサ Cout に通剰な電流を供給しがちであり、従って、望ま しくない大きなリップル電圧を引き起こしてしまう。ま か 図1の電圧レギュレータ50は、図3に示すよう に、差動増幅器58の出力ライン上にフィルタ回路82 を付加することで上述のリップル等に係わる欠点を克服 するようにしてもよい。

[0045]本実施例の電圧レギュレータにおいては、 RSフリップフロップFF1がセットされてスイッチン グトランジスタQ1がオン状態になると、インダクタL が入力端子V inに接続されてインダクタLを通して流れ る電流 [ L が増加していく。この電流 ] L は出力コンデ ンサCout を充電し、その出力コンデンサCout の両端 の電圧が増加していく。ことで、もし、入力電圧Vinと 出力電圧Vout との間の差が小さければ、図4に示すよ うに、差動増幅器58の出力レベル(第1のフィードバ ック信号 V cnt1) は、第2のフィードバック電圧信号 V 50 システムを安定させることが要求されることは、当業者

16 sが増加するペースよりも速く減少し、それにより、出 カコンデンサCout がより高い値に充電されることが妨 げられ、リップル電流の増加を防ぐことができる。

【0046】また、ローパスフィルタ82として適切な 時定数を選べば、入力電圧Vinと出力電圧Vout との差 とは無関係に出力リップル電圧を一定に維持することが できる。従って、本実施例の構成によれば、結果的に、 図4の斜線部に対応する量の出力コンデンサCout への 満充電が不要となる。一方、入力電圧Vinと出力電圧V V cntiは、第2のフィードバック電圧信号Vs が第1の フィードバック信号V cnt1に達するまで、ほぼ軽負荷参 照電圧VLLと同じ電圧に維持される。この結果、好まし い周波数特性を維持するように出力コンデンサCout に 最小の充電電流が供給される。

【0047】図5は、本発明の第3の実施例に係わる固 定周波数型の昇圧DC/DCコンバータの回路図であ る。この第3の実施例の構成は、図1のスイッチ52お よび整流ダイオードD1がスイッチングトランジスタQ 20 1 および整流ダイオードD3に置き換えられ、インダク タLとセンス抵抗Rsを設ける位置を変えたことを除け ば、基本的に図1に示した降圧型のコンバータと同じで

【0048】図5に示すコンバータにおいて、スイッチ ングトランジスタQ1がオン状態のときには、インダク タLを介して電流 I L が流れ、インダクタLにエネルギ ーが蓄積される。また、センス抵抗Rs の両端電圧は、 インダクタしを介して流れる電流に対応する値(第2の フィードバック電圧信号Vs)としてコンパレータ56 へ供給される。一方、スイッチングトランジスタQ1が オフ状態のときには、整流ダイオードD3は、インダク タLに蓄積されたエネルギーを出力コンデンサCout へ 流すとともに、インダクタしを介して入力端子Virへ逆 流する電流を妨げる。

[0049] 図6は、本発明の第4の実施例に係わる固 定周波数型の降圧・昇圧DC/DCコンバータの回路図 である。この第4の実施例の構成は、インダクタしが、 入力端子V inとスイッチングトランジスタQ1との間に 接続された第1の巻線および整流ダイオードD3と接地 40 との間に接続された第2の巻線を有するトランス102 に置き換えられていることを除いて、図5の昇圧コンバ ータと同じである。この降圧・昇圧DC/DCコンバー タでは、既存の技術を用い、巻線中の接続ポイントによ って入力電圧V inが降圧されるか昇圧されるのかが決定 される。なお、接続ポイントが決定されると、その動作 は、図1または図5を参照しながら説明したものと同じ になる。

【0050】なお、DC/DCコンバータの分野におい てリップル電流を最小にする回路要素を選び、回路制御 に認識されている。そして、当業者であれば、適切な回 路値の選択できるものと思われる。

[0051]また、本発明の実施形態は上記に詳述した が 当業者であれば その実施形態に多くの付加的な変 更が可能であると思われる。例えば、本発明は、降圧型 コンパータ、昇圧型コンパータ、降圧・昇圧コンバー タ、またはそれらの組合せに用いられる様々なスイッチ ング回路、整流回路などをカバーする。従って、それら 全ての変更 (変形構成) は、本発明の範囲に含まれるも

### のである. [0052]

[発明の効果] 本発明によれば、広い電流範囲、特に負 荷が軽くその消費電流が小さい状態であっても高い効率 が維持され、且つリップルも小さいDC/DCコンバー タが実現される。また、入力電圧と出力電圧との差が小 さい状態においてもリップルが抑制されるDC/DCコ

## ンバータが実現される。

【図面の簡単な説明】 [図1] 本発明の一実施形態のDC/DCコンバータの ブロック図である。

【図2】第1の実施例に係わる固定周波数型の降圧DC /DCコンバータの问路図である。

[図3] 第2の実施例に係わる可変周波数型の降圧DC /DCコンバータの同路図である。

[図4] ローパスフィルタの効果を示す図である。 [図5]第3の実施例による固定周波数DC/DC昇圧\*

\* コンバータを示す図である。

「図6】第4の実施例に係わる固定周波数型の降圧・昇 FDC/DCコンバータの同路図である。

[図7]特開平6-303766号に開示されている従

来の電圧レギュレータの一例の回路図である。 【図8】特願平7-83961号号に開示されている従

【符号の説明】

来の電圧レギュレータの一例の同路図である。


非同期型DC/DCコンバータ (電圧レギュレ 50 10 ータ)

- スイッチ 52
- 駆動バッファ素子 54
- 56 コンパレータ
- 58 差動增幅器
- コンパレータ 60
- 6.2 セットパルス発生器
- 62' 内部発振器
- 62" ワンショット発生器
- 7.0 固定周波数型の降圧DC/DCコンパータ
- ヒステリシスコンパレータ 74
- 20 可変周波数型の降圧DC/DCコンバータ
  - 8.0
  - フィルタ回路 82 固定周波数型の昇圧DC/DCコンパータ 90


  - 100 固定周波数型の降圧・昇圧DC/DCコンバー

[図7]


タ




[図1]




[図2]




[図3]








【図5】







[図8]

